3 避免高速信號(hào)線跨越平面層分割

　　電源和地分割、線寬以及過孔等都會(huì)造成PCB傳輸線的阻抗不連續(xù)，引起電源平面和地平面回流路徑不理想，造成電源完整性問題。為得到更好的信號(hào)質(zhì)量，可調(diào)節(jié)線寬和介質(zhì)層的厚度以及電源和地的分割線來滿足特性阻抗的要求。以FPGA_CLK為例，在當(dāng)前PCB中，其的傳輸線阻抗如圖4所示，阻抗在 43.5～54.7 Ω之間波動(dòng)，波動(dòng)過大。

　　為改善傳輸線特性，對(duì)PCB層疊做優(yōu)化。通過調(diào)節(jié)線寬，介質(zhì)層的厚度以及不要跨平面層分割等來滿足50 Ω特性阻抗的要求。優(yōu)化后的傳輸線阻抗如圖5所示。

　　FPGA_CLK在層疊結(jié)構(gòu)優(yōu)化后，傳輸線阻抗在49.5～50.5 Ω之間，滿足了阻抗匹配的要求。電源地網(wǎng)絡(luò)和信號(hào)網(wǎng)絡(luò)不是割裂的，而是緊緊耦合在一起的，所以電源地的噪聲還會(huì)通過耦合影響信號(hào)線，或者輻射到外面，會(huì)產(chǎn)生EMI、EMC的問題。通過電磁輻射方面的對(duì)比。圖6為沒有優(yōu)化時(shí)電磁輻射的波形，圖7為優(yōu)化后電磁輻射的波形。

　　通過圖中對(duì)比，電磁輻射明顯降低。